WWW.LIB.KNIGI-X.RU
БЕСПЛАТНАЯ  ИНТЕРНЕТ  БИБЛИОТЕКА - Электронные матриалы
 

«Минимум 1. Работа с конспектом лекций 2. 16 лабораторных работ – 8 тем 3. 8 тема лабораторной работы – ИДЗ – синтез и моделирование работы специализированного счетчика ...»

1

Ключевые слова: HDL, VHDL, Verilog, ПЛИС XILINX, Altera, Active HDL

Минимум

1. Работа с конспектом лекций

2. 16 лабораторных работ – 8 тем

3. 8 тема лабораторной работы – ИДЗ – синтез и моделирование работы специализированного

счетчика (индивидуально)

4. 2 МК

5. Текущая работа

Основная литература:

1. Сергиенко А.М. «VHDL для проектирования вычислительных устройств».

2. Е.А.Суворова «Проектирование цифровых систем на VHDL».

Бибило «Синтез логических схем с использованием языка VHDL».

3.

Дополнительная литература:

4. Поляков «Языки VHDL и Verilog в проектирование цифровой аппаратуры».

5. В.Ю.Зотов «Проектирование цифровых устройств на основе ПЛИС фирмы XILINX».

6. В.В.Семенец «Проектирование цифровых систем с использованием языка VHDL».

7. Перельройзен Е.З. Проектируем на VHDL. - М.: Изд-во "СОЛОН-Пресс", 2004. - 448 с.

8. К.Г.Самофалов «Прикладная теория цифровых автоматов».

9. Грушвицкий Р.И. Проектирование систем на микросхемах программируемой логики / Р.И.

Грушвицкий, А.Х. Мурсаев,

10. Е.П. Угрюмов. – СПб. : БХВ-Петербург, 2002. – 608 с.

11. Шалыто А.А. Методы аппаратной и программной реализации алгоритмов / А.А. Шалыто. – СПб. :

Наука, 2000. – 780 с.

12. VHDL для моделирования, синтеза и формальной верификации аппаратуры: сб. ст. / под. ред. Ж.



Мермье. – М. : Радио и связь, 1995. – 360 с.

13. VHDL’92. Новые свойства языка описания аппаратуры VHDL / Ж.-М. Берже. [и др.]. – М. : Радио и связь, 1995. – 256 с.

14. 6. Угрюмов Е.П. Цифровая схемотехника / Е.П. Угрюмов. – СПб. : БХВ-Петербург, 2000. – 528 с.

15. 7. Уэйкерли Дж. Ф. Проектирование цифровых устройств : в 2-х т. / Дж. Ф. Уэйкерли. – М. :

Постмаркет, 2002.

1. Цифровые устройства - ИМС

1.1. Технологии проектирования и изготовления специализированных ИМС Специализированные ИМС (ASIC) делят (рис. 1):

- на заказные; - полузаказные; - программируемые логические интегральные схемы (ПЛИС).

Заказные (полностью заказные, full custom) ИМС проектируются и изготавливаются по технологии стандартных ИМС, но в отличие от стандартных в них:

ИМС выполняют специальные функции;

серия выпускаемых микросхем обычно невелика.

Процесс проектирования и изготовления заказных ИМС отличается значительными затратами, большими сроками разработки (5 - 9 месяцев), но ИМС полностью удовлетворяют требованиям заказчика, обладают наилучшими техническими характеристиками, минимальными размерами кристалла. Здесь каждый прибор и схемный элемент разрабатывается под конкретный кристалл, эта технология выбирается, когда необходимо минимизировать размер кристалла или реализовать функцию, которая невыполнима или неоптимальна в полузаказных, или когда нет подобных стандартных ИМС.

Рис. 1.1 – Классификация ИМС по методологии (технологии) проектирования и изготовления К полузаказным (semi-custom) ИМС относят микросхемы, проектирование и изготовление которых выполняется на основе методов стандартных ячеек и базовых матричных кристаллов.

Технология на основе метода стандартных ячеек (standard cells) получила наибольшее распространение в мире и имеет следующие особенности:

- основана на применении при проектировании заранее разработанных компонентов (ячеек);

- в качестве ячеек могут быть отдельные транзисторы, логические элементы, триггеры, регистры, АЛУ, ОЗУ и т.п.;

- для ячеек имеется полная технологическая, схемная и конструкторско-топологическая информация, которая хранится в библиотеках САПР;

- проектирование заключается в покрытии исходной (проектируемой) схемы набором ячеек, размещении отобранных ячеек на кристалле и трассировки межсоединений;

- нет сокращения числа фотошаблонов по сравнению с заказными;

- сокращение процесса проектирования за счет использования готовых библиотек стандартных ячеек, которые уже полностью известны и являются, по сути, заказными;

- ИМС полностью удовлетворяют требованиям заказчика, обладают практически наивысшими техническими характеристиками и минимальной площадью кристалла;

- технология характеризуется более низкой стоимостью проектирования и готовых кристаллов (по сравнению с заказной), малыми сроками проектирования (2 - 3 месяца) и изготовления (2 - 3 недели).

Технология на основе метода базовых матричных кристаллов (БМК, БИС на БМК, МаБИС, gate arrays) имеет следующие отличительные особенности:

- проектирование основано на использовании заранее подготовленных кристаллов (по заказной технологии) с уже имеющимися элементами чаще всего в виде матрицы одинаковых элементов, а также ряда элементов коммутации и ввода/вывода и т.п.;

- все схемы и элементы БМК прошли полную аттестацию (по электрическим и топологическим параметрам), нет только соединений между элементами, необходимы одна-две операции по выполнению соединений с помощью одного-двух слоев металлизации;

- проектирование схем на БМК можно выполнить или в фирме- разработчике БМК по запросу заказчика, или непосредственно пользователем под конкретную схему;

- БМК поставляются с библиотекой параметров элементов матриц и коммутаций;

- БМК могут быть на основе вентильных матриц для цифровых ИМС или на основе аналоговых матриц кристаллов и функциональных элементов для аналоговых ИМС;

- достоинствами технологии являются низкие стоимость проектирования и изготовления изделий на БМК, малые сроки проектирования и изготовления (1 - 2 месяца);

- недостатки: несколько большая площадь кристалла (по сравнению с заказными и на основе стандартных ячеек), неполное использование кристалла (лишние элементы, избыточность БМК), несколько худшие технические характеристики (по сравнению с заказными).

1.2. Простейшие программируемые интегральные схемы

Недостатками данного подхода являются:

1. Не все этапы процесса проектирования автоматизированы, а если и автоматизированы, то используются примитивные средства.

2. Длительный и дорогостоящий процесс проектирования, изготовления и отладки.

3. Выполнение физической реализации устройства на плате (платах) требует значительных временных ресурсов, часто является источником многих ошибок и требует кропотливой отладки работы устройства.

4. Использование ранее разработанных устройств (или их частей) практически невозможно при реализации новых проектов.

1.3 ТЕХНОЛОГИЯ РАЗРАБОТКИ СИСТЕМ НА КРИСТАЛЛЕ

Согласно известному закону Мора, количество транзисторов на кристалле СБИС с каждым годом увеличивается приблизительно на 60%. С определенного момента времени то оборудование, которое размещалось на одной печатной плате, стало возможным поместить на одном кристалле (рис.2). Причем это становится выгодным, благодаря уменьшению общей стоимости, числа необходимых микросхем, энергопотребления, повышению надежности. Таким образом, на одном кристалле размещается не только конкретное функциональное устройство, например, центральный микропроцессор, но и другие, такие как АЦП, ОЗУ, ПЗУ, блоки цифровой обработки сигналов, интерфейсные узлы и т.п., дополняющие его до законченной системы блоков. Поэтому такое ВУ принято называть System On the Chip (SOC) - системой на кристалле (СНК).

СНК это, как правило, заказная СБИС. Чтобы разработка СНК себя окупила, необходимо реализовать десятки и сотни тысяч СБИС. Проект ВС, реализованный на ПЛИС, может быть выгодным при партиях в десятки и сотни экземпляров, благодаря дешевизне разработки и производстава такой ВС. Разработка такой ВС как минимум в 2 раза длится быстрее, чем проектирование СБИС. Это обусловило бурное распространение ПЛИС как элементной базы СНК.

Наиболее трудоемкими и ответственными этапами разработки СНК выступают этапы структурного проектирования и верификации соответствия ВС заданным алгоритмам функционирования. Поэтому эффективность САПРов микросхем и производительность разработчиков, выполняющих проектирование на уровне регистровых передач, постоянно растет приблизительно на 20% в год. Но начиная с середины 90-х годов, производительность разработчиков стала заметно отставать от роста сложности СНК.





Первым направлением улучшения технологии разработки СНК, направленным на уменьшение зазора между ростом производительности проектирования на уровне регистровых передач и ростом сложности СНК, является применение крупных библиотечных вычислительных модулей (Intellectual Property Cores). Эти модули должны быть надежно повторяемыми и настраиваемыми под решаемые задачи в ряде проектов СНК. Повторное применение таких модулей (IP Core reuse), которые можно назвать вычислительными заготовками за их функциональную и технологическую адаптируемость, позволяет уменьшить трудозатраты и сроки проектирования СНК.

Второе направление - это разработка САПР совместного проектирования аппаратно-программного обеспечения (Hardware - Software Codesign). Архитектура СНК, как правило, включает в себя микропроцессорное ядро с периферийными устройствами в различном сочетании. Обычно процесс разработки ВУ с такой архитектурой состоит из трех последовательных этапов: разработки матобеспечения микропроцессора, проектирования электрической схемы аппаратуры и стыковки матобеспечения с аппаратурой. Для ускорения проектирования разрабатывают САПР, которая не только обеспечивает совместное выполнение этих этапов, но и моделирование работы СНК и ее верификацию в комплексе.

Наибольшее ускорение разработки СНК может дать внедрение САПР непосредственного отображения алгоритмов в аппаратуру, т.е. САПР системного проектирования. Например, такая САПР может включать в себя трансляцию программы с языка высокого уровня, например, С++, с автоматическим разделением вычислительных задач между микропроцессорным ядром и спецпроцессорами и другими периферийными устройствами.

1.4.Вычислительные заготовки

В крупных фирмах, долгие годы занимающихся разработкой СБИС, а теперь и СНК, наработаны большие библиотеки стандартных модулей, как-то: ОЗУ, АЛУ, периферийные устройства. В новых проектах СНК некоторые блоки приходится разрабатывать заново, а остальные - берутся из библиотеки. При этом если модуль неясно описан, не имеет хорошего интерфейса, документации, комментариев, испытательного стенда с надежными тестами, то он повторно применяться не будет. Если такой модуль изначально оформлен в виде вычислительной заготовки, то он будет без лишних проблем вставляться в любой новый проект. Более того, лицензию на него можно предлагать другим фирмам - разработчикам СНК. Рисунок иллюстрируют суть вычислительной заготовки (IP core).

Вычислительные заготовки различаются по степени гибкости своей настройки под условия потребителя как:

гибкие (описанные языком описания аппаратуры, таком как VHDL, на уровне регистровых передач), •

–  –  –

твердые (маски под определенную технологию, прошивки ПЛИС).

• Гибкие заготовки обычно подстраиваются к условиям нового проекта в широких пределах и независимы от его технологии (серия ПЛИС, технология СБИС). Минимизация аппаратурных затрат вычислительных заготовок обеспечивает не только уменьшение стоимости СНК, но и уменьшение его энергопотребления, что является важным фактором для портативных и энергонезависимых приложений.

Чтобы проект ВУ был принят как гибкая вычислительная заготовка, он должен иметь:

исчерпывающую и ясную документацию;

• текст описания на VHDL или Verilog в хорошем стиле для синтеза, заготовка должна быть настраиваемой • под технические условия потребителя;

хорошие средства верификации в виде испытательных стендов, исчерпывающих тестов, возможно, опытных • макетов;

четкую методику того, как ВУ вставлять в СНК, включающую надежные скрипты (программы на макроязыке • САПР, автоматизирующие тестирование и создание жесткой или твердой заготовки) [1].

В сегодняшних условиях, чтоб быстрее перейти от идеи к "железу", эффективнее провести проектирование новой СНК, необходимо эту СНК "собрать" из имеющихся вычислительных заготовок, а отсутствующие приобрести на рынке IP cores, который бурно развивается в последние годы. Если приобрести не удастся или если проект - исследовательский, то необходимую заготовку можно поискать, например, в банке бесплатных IP cores, что на сайте www.opencores.org. Этот банк создан по инициативе организаций, содействующих развитию технологии СНК, а также инженеров, желающих поделиться своими результатами. Если оба этих пути не устраивают, то придется ВУ проектировать самостоятельно и данная книга может этому помочь.

Процесс проектирования СБИС носит последовательный характер спуска по этим уровням (по каждой из трех областей представления). Однако спуск по уровням в каждой из областей связан и перемежается с движение по оси иерархии других областей. Поуровневый характер проектирования внутри каждой области сочетается с согласованным движением по осям других измерений (областей).

Рис.1.3 – Уровни проектирования СБИС.

2. КОНЦЕПЦИЯ ЯЗЫКА VHDL Язык описания аппаратуры для высокоскоростных интегральных схем (VHSIC), называемый VHDL, является формальной записью, которая может быть использована на всех этапах разработки электронных систем.

Вследствие того, что язык легко воспринимается как машиной, так и человеком он может использоваться на этапах проектирования, верификации, синтеза и тестирования аппаратуры также как и для передачи данных о проекте, модификации и сопровождения.

VHDL является формальной записью, предназначенной для описания функции и логической организации цифровой системы.

Функция системы определяется, как преобразование значений на входах в значения на выходах. Причем время в этом преобразовании задается явно. Организация системы задается перечнем связанных компонентов.

entity hаllo is --заголовок объекта проекта end hаllo;

architecture empty of hаllo is --заголовок архитектуры empty объекта hаllo begin -- начало исполнительной части архитектуры assert 1/=1 report "Hаllo,world" ;--оператор сообщения end hаllo; --конец архитектуры и программы Здесь текст, начинающийся двумя тире и оканчивающийся в конце строки, означает комментарий. Оператор сообщения-ловушки assert предназначен для проверки условия моделирования и если оно ложно – значение false

– выводится сообщение об ошибке. В данном случае (1/=1)= false.

2.1. Кратко о VHDL

Традиционно одним из этапов проектирования средств вычислительной техники является разработка электрических схем. Эта ответственная работа связана с большими трудозатратами, контролем правильности и соответствия задуманному проекту, необходимостью четкого и емкого описания созданных схем, трудностями с их сопровождением и модернизацией. САПР вычислительной техники, как правило, имеют средства ввода и редактирования схем. Однако два десятилетия назад при разработке СБИС отказались от схемного проектирования.

Язык Very high speed integrated circuits Hardware Description Language (VHDL) был разработан в 1983 г. по заказу Министерства обороны США с целью формального описания логических схем для всех этапов разработки электронных систем, начиная модулями микросхем и кончая крупными вычислительными системами. Он является стандартным языком с 1987 г. Стандартом 1993 г. закреплены многие его усовершенствования [1]. Наряду с языком Verilog он является базовым языком при разработке аппаратуры современных вычислительных систем.

2.2. В чем преимущества VHDL над схемным проектированием?

Проектирование больших вычислительных устройств (ВУ) - С помощью VHDL проще и быстрее ввести и проверить большой проект. Десятью строками VHDL можно описать как 1, так и 100000 триггеров. Микросхему с интеграцией более 10000 вентилей разработать только с помощью электрических схем очень трудно по причине громоздкости схем.

Проект на VHDL -объединение структуры ВУ и алгоритма его функционирования.

Для ВУ, описанного на VHDL, необязательно выполнять проверку правильности его функционирования, например, путем его макетирования. Чтобы определить, правильно ли ВУ выполняет заданный алгоритм, достаточно его VHDL -программу запустить на исполнение в симуляторе VHDL. Соответствующие САПР преобразуют VHDL-описание в комплект документации для изготовления работоспособного устройства.

Проект на VHDL - самодокументированный, т.е.он не требует дополнительного технического описания или в виде схем. Нечеткость и небрежность описания исключаются, так как проект на VHDL несложно проверить.

Высокая надежность проекта. Синтаксический анализ, моделирование и компиляция в логическую схему быстро выявляют ошибки проекта.

Проект на VHDL - универсальный проект. Разработанный однажды вычислительный блок может быть использован во многих других проектах. При этом многие структурные и функциональные параметры блока могут быть настраиваемыми (параметры разрядности, объема памяти, элементная база, состав блока и структура межсоединений).

Проект на VHDL - портативный проект. Разработанный для одной элементной базы, проект ВУ без труда переносится на другую элементную базу, напр. СБИС с различной технологией.

Проект на VHDL - долгоживущий проект. Электрическая схема всегда разрабатывается под конкретные элементную базу и интерфейс. Так как элементная база сменяется за период 2-5 лет, за этот же период устаревают и электрические схемы, ее использующие. Проект ВУ на VHDL может быть повторно использован через несколько лет. Хорошее техническое решение (напр., изобретение), описанное на VHDL, может быть востребованным в течение десятилетий.

VHDL - универсальное средство описания ВУ на уровнях:

• алгоритмическом,

• структурном,

• регистровых передач (RTL) и потоков данных (dataflow),

• логическом,

• аналоговых схем.

Ход проектирования с использованием VHDL.

На рисунке показана схема разработки проекта ВУ, предназначенного для исполнения в программируемой логической интегральной схеме (ПЛИС).

Вначале ВУ описывается в виде своей поведенческой модели, на которой отрабатывается задуманный алгоритм функционирования ВУ. Затем эта модель вручную перерабатывается в синтезируемую модель ВУ, описанную на уровне регистровых передач. Такая модель, будучи транслированной компилятором-синтезатором, дает проектную документацию в виде файла описания схемы ВУ на уровне вентилей (EDIF - файл). При этом автоматически выполняется логическая оптимизация ВУ. Одновременно этот файл автоматически преобразуется в VHDL- модель ВУ на уровне вентилей.

Проект ВУ в виде Electronic Distribution International Format (EDIF) - файла принимается как исходный всеми САПР изготовления ПЛИС и СБИС.

Эти САПР выполняют замену вентилей на библиотечные компоненты, их размещение на площади кристалла, трассировку межсоединений, проектирование масок, проверку соответствия проектным нормам и т.п. В результате записываются файлы проектной документации изготовления кристалла и его логической модели, учитывающей задержки как в вентилях, так и в межсоединениях. Эта модель также представляется на VHDL.

Стоимость ошибок при проектировании СБИС очень высока, особенно на ранних этапах. Поэтому все этапы проектирования - алгоритмический, структурный, логический, технологический - сопровождаются моделированием ВУ с помощью, так называемого испытательного стенда (testbench). Этот стенд представляет собой VHDLмодель, составными частями которой являются модель тестируемого ВУ и модели генератора тестовых сигналов и логического анализатора, проверяющих правильность функционирования ВУ. Причем на всех этапах может использоваться один и тот же испытательный стенд и те же тестовые файлы.

По каким причинам VHDL используется в современных САПР микроэлектроники?

Исторически сложилось, что в микроэлектронной индустрии наибольшее распространение получил язык Verilog.

Полтора десятилетия назад этот язык выиграл конкурентную борьбу с другими языками задания ВУ, благодаря небольшим требуемым вычислительным ресурсам прежних рабочих станций и достаточно точным результатам моделирования СБИС. VHDL - более универсальный и гибкий язык, но он проигрывал в быстродействии языку Verilog, особенно при моделировании на уровне вентилей и транзисторов. VHDL получил широкое распространение в университетах и исследовательских учреждениях, так как это строгий, стройный, универсальный и расширяемый язык. Так, например, появились пакеты VHDL для аналогового моделирования, моделирования многозначной логики. Кроме того, симуляторы VHDL были гораздо дешевле симуляторов Verilog.

Все современные САПР микроэлектроники имеют компиляторы как с Verilog, так и с VHDL. Программист, освоивший VHDL, без особого труда может перейти к программированию на языке Verilog. В отличие от обратного.

Важнейшими качествами VHDL в САПР выступают следующие:

Гибкость. Проект, описанный на VHDL, может быть легко настроен под конкретные задачи потребителя.

Универсальный язык. VHDL - общепринятый язык для всех основных фирм - изготовителей микросхем ПЛИС, ПЛМ, заказных СБИС как стандартный язык для задания сложных проектов. Проектирование с VHDL - устойчивая тенденция в инженерной технологии. Существуют компиляторы, транслирующие VHDL- программы в эквивалентные им Verilog - программы.

Моделирование с учетом задержек. Фирмы - изготовители микросхем в своих САПР обеспечивают генерацию моделей результатов размещения и трассировки, описанных на VHDL.

Стандартное подключение блоков. Конструкции языка, такие как entity, port map, configuration, обеспечивают надежную и быструю стыковку блоков, разработанных разными фирмами и разработчиками, в различном сочетании.

Стандартное тестирование. На всех этапах разработки выполняется тестирование по одной методике одними и теми же тестами.

VHDL - стандарт будущего. Все новые САПР основаны на технологии трансляции описания ВУ на языке описания аппаратуры. Использование VHDL - гарантия того, что через 5 и 10 лет найдется САПР,



Похожие работы:

«Московский государственный университет им. М.В. Ломоносова Факультет вычислительной математики и кибернетики И.Г. Головин Практикум на ЭВМ МОДЕЛЬНЫЙ ВЕБ-СЕРВЕР Методическое пособие Москва УДК 519.68 ББК Печатается по решению Редакционно-издательского совета факультета вычислительной математики и кибернетики МГ...»

«ЗАО "ВОЛМАГ" МИНИКОНТРОЛЛЕР МК-500 РУКОВОДСТВО ПО ЭКСПЛУАТАЦИИ КГЖТ.421459.011 РЭ1 РУКОВОДСТВО ПО ПРОГРАММИРОВАНИЮ Библиотека алгоритмов 2 Миниконтроллер МК-500 СОДЕРЖАНИЕ АЛГОРИТМЫ ОБМЕНА С МОДУЛЯМИ УСО МЦ (1) – Модуль центральный 1.1 МР...»

«Правительство Санкт-Петербурга Комитет по информатизации и связи СПб ГУП "СПб ИАЦ" Электронный кабинет должностного лица Программный комплекс "Обработка обращений по го...»

«Институт биоорганической химии им. академиков М.М. Шемякина и Ю.А. Овчинникова РАН КОЛИЧЕСТВЕННЫЙ АНАЛИЗ СВОЙСТВ ПОВЕРХНОСТЕЙ БИОМОЛЕКУЛЯРНЫХ СИСТЕМ В РЕШЕНИИ ЗАДАЧ "СТ...»

«ГЕОИНФОРМАТИКА В НАУЧНЫХ ИССЛЕДОВАНИЯХ АРКТИКИ УДК 004.550 ИНФОРМАЦИОННАЯ ИНФРАСТРУКТУРА ДЛЯ ПОДДЕРЖКИ И СОПРОВОЖДЕНИЯ НАУЧНЫХ ИССЛЕДОВАНИЙ В ОБЛАСТИ НАУК О ЗЕМЛЕ НА ДАЛ...»

«ПСиХоЛогіЯ мови і КуЛЬтури УДК 811. 161.1’376.46’42:659.1 Горлачева В.В. (Запорожье, Украина) иСПоЛЬЗованиЕ мЕта-ПрограммЫ "воЗможноСти – дЕйСтвиЯ" в СоврЕмЕнной рЕКЛамЕ моБиЛЬнЫХ тЕЛЕФонов КаК ПриЕм нЕйроЛингвиСтичЕСКого ПрограммированиЯ Маніпулятивність...»

«Министерство сельского хозяйства и продовольствия Республики Беларусь Информационно-вычислительное республиканское унитарное предприятие "ГИВЦ Минсельхозпрода" Типовой программный комплекс автоматизации учета и отчетности сельскохозяйственной организации (ТПК "НИВА-СХП") Руководство пользователя. "Подсистема автоматизации...»








 
2017 www.lib.knigi-x.ru - «Бесплатная электронная библиотека - электронные матриалы»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.